Circuits logiques

Xavier Maldague

• Éditeur: Presses de l'Université Laval
• Année: 2023
• ISBN:
  9782766302963
• Sujet: Technologie et ingénierie
• Sous-sujet: Ingénierie de l'électricité et des télécommunications

Cette troisième édition de Circuits logiques aborde tous les aspects de l'arithmétique binaire de base aux circuits séquentiels complexes (avec un soupçon de microprogrammation) et est destinée à la clientèle universitaire de premier cycle de génie électrique, de génie informatique, de génie logiciel ou de génie physique qui a dans son programme scolaire un cours de base sur les circuits de base logiques, c'est-à-dire des circuits combinatoires jusqu'aux circuits séquentiels. Elle peut aussi servir à l'enseignement collégial, sans doute en excluant la partie séquentielle et en y ajoutant des notions d'électronique non couvertes ici. D'un format compact, elle sera aisément couverte en un trimestre.Une foule d'exposés théoriques magistraux et d'expériences pratiques semble être la combinaison pédagogique idéale. Ce livre a été pensé en conséquence. C'est ainsi que chaque partie est très détaillée. L'ajout de problèmes et de démonstrations (par exemple, des simulations) réalisés en classe complétera judicieusement le contenu de ce volume. On favorise d'ailleurs cette approche d'apprentissage par l'exemple dans ce livre où les notions sont très souvent présentées à même les exemples résolus.

Table des matières

• Avant-propos
• Table des matières
• 1- Codes binaires et portessimples
• CENT CINQUANTE ANS D’HISTOIRE
• 1.1 INTRODUCTION
• 1.2 DU CONTINU AU DISCRET
• 1.3 POURQUOI NUMÉRISER ?
• 1.4 AVANTAGES DE DEUX ÉTATS
• 1.5 REPRÉSENTATION BINAIRE
• 1.6 MÉTHODES DE CONVERSION BINAIRE EN DÉCIMAL
• 1.7 CALCUL DES FRACTIONS
• 1.8 CONVERSION DE BASE DÉCIMALE EN BASE BINAIRE
• 1.9 CONVERSION DE FRACTIONS
• 1.10 ADDITION DE NOMBRES BINAIRES NON NÉGATIFS
• 1.11 SOUSTRACTION PAR LA MÉTHODE DU COMPLÉMENT 2
• 1.12 ADDITION ET SOUSTRACTION DE FRACTIONS BINAIRES
• 1.13 CODES ET ENCODAGE
• 1.14 PORTES LOGIQUES
• 1.15 EXEMPLE DE DESIGN : ADDITION MODULAIRE
• 1.16 ANALYSE ET DESIGN DES CIRCUITS LOGIQUES
• 1.17 IMPLANTATION MATÉRIELLE DES CIRCUITS LOGIQUES
• PROBLÈMES RÉSOLUS
• EXERCICES
• 2- Table de vérité et algèbre de Boole
• GEORGE BOOLE
• 2.1 INTRODUCTION
• 2.2 TABLE DE VÉRITÉ (TDV)
• 2.3 PRIMITIVES TOUTES FAITES ET APPROCHE PAR MÉMORISATION DELA TABLE DE VÉRITÉ
• 2.4 PREMIÈRE MÉTHODE DE RÉSOLUTION D’UNE TABLE DE VÉRITÉ :RÉSOLUTION CANONIQUE PAR LA MÉTHODE DE LA SOMME DEPRODUITS (SDP)
• 2.5 ALGÈBRE BOOLÉEN
• 2.6 PROPRIÉTÉS DU OU-EXCLUSIF
• 2.7 UTILISATION DE PORTES NON-ET DANS LES DESIGNS SDP(SOMME DE PRODUITS)
• 2.8 IMPLIQUANTS
• 2.9 RECHERCHE DES 0 ET DESIGN AVEC DES PORTES NON-OU(MÉTHODE DE SYNTHÈSE PAR PRODUIT DE SOMMES (PDS))
• 2.10 LOIS DE DE MORGAN APPLIQUÉE AUX CIRCUITS PDS
• 2.11 OPTIMISATION DES DESIGNS NUMÉRIQUES
• PROBLÈMES RÉSOLUS
• EXERCICES
• 3- Méthode des tables de Karnaughpour minimiser les expressionsbooléennes
• MAURICE KARNAUGH À L’ORIGINE DE LA MÉTHODE DE SIMPLIFICATIONGRAPHIQUE
• 3.1 INTRODUCTION
• 3.2 DIAGRAMMES DE VENN ET TABLES DE KARNAUGH
• 3.3 SIMPLIFICATION GRAPHIQUE DES TABLES DE KARNAUGH :SOLUTION EN RASSEMBLANT LES 1
• 3.4 SOLUTION EN RASSEMBLANT LES 0
• 3.5 LES CHOIX « SANS IMPORTANCE » DANS LES TABLES DEKARNAUGH
• 3.6 TABLES DE KARNAUGH POUR PLUS DE QUATRE ENTRÉES
• 3.7 ALÉAS
• PROBLÈMES RÉSOLUS
• EXERCICES
• 4 - Circuits programmables pourles designs combinatoires
• AUGUSTUS DE MORGAN : DES LOIS FONDAMENTALES POUR LASIMPLIFICATION DES CIRCUITS LOGIQUES
• 4.1 INTRODUCTION
• 4.2 SYNTHÈSE AVEC DES CIRCUITS À INTÉGRATION MOYENNE
• 4.3 SYNTHÈSE AVEC MULTIPLEXEURS
• 4.4 MULTIPLEXEURS RELIÉS EN CASCADES
• 4.5 MULTIPLEXEURS ET THÉORÈME D’EXPANSION DE SHANNON
• 4.6 DÉMULTIPLEXEUR (OU DÉCODEUR)
• 4.7 SYNTHÈSE PAR DÉMULTIPLEXEURS : UTILISATION DESDÉCODEURS POUR LA SYNTHÈSE DES TABLES DE VÉRITÉ
• 4.8 MISE EN CASCADE DE DÉMULTIPLEXEURS
• 4.9 CIRCUITS DE MÉMOIRE
• 4.10 CIRCUITS LOGIQUES PROGRAMMABLES (PLD)
• 4.11 PAL : PROGRAMMED ARRAY LOGIC
• 4.12 PLA : PROGRAMMABLE LOGIC ARRAY
• 4.13 FPGA
• 4.14 LOGICIEL DE PROGRAMMATION
• PROBLÈMES RÉSOLUS
• EXERCICES
• 5 - Bascules et flip-flops
• LE PREMIER MICROPROCESSEUR : LE 4004
• 5.1 INTRODUCTION
• 5.2 RETOUR DE L’INFORMATION ET SES CONSÉQUENCES (FEEDBACK)
• 5.3 BASCULES R-S
• 5.4 ÉTAT D’UNE BASCULE, ÉTAT D’UN CIRCUIT SÉQUENTIEL
• 5.5 BASCULE R-S AMÉLIORÉE : LE LATCH D
• 5.6 BASCULES À DÉCLENCHEMENT SUR FRONT « MAÎTREESCLAVE» : FLIP-FLOP D
• 5.7 FORMATION DE REGISTRES À PARTIR DE FLIP-FLOPS D
• 5.8 BASCULES À TRANSITION MAÎTRE-ESCLAVE : FLIP-FLOP TOGGLE(FLIP-FLOP T)
• 5.9 FLIP-FLOP R-S MAÎTRE-ESCLAVE ET LES CONTAMINATIONS AUX« 1 » ET AUX « 0 » (« 1 CATCHING » OU « 0 CATCHING »)
• 5.10 AUTRE CONFIGURATION POUR LE FLIP-FLOP D (SECTIONFACULTATIVE)
• 5.11 QUELQUES PARAMÈTRES IMPORTANTS DES FLIPS-FLOPSSYNCHRONES
• 5.12 FLIP-FLOP J-K
• 5.13 RÉSUMÉ : FLIP-FLOPS D, T, J-K
• PROBLÈMES RÉSOLUS
• EXERCICES
• 6 - Séquenceurs synchrones
• QUEL DÉFI !
• 6.1 INTRODUCTION
• 6.2 ÉTATS ET SORTIE
• 6.3 CIRCUITS SYNCHRONES : CONSIDÉRATIONS À PROPOS DEL’HORLOGE
• 6.4 ÉTAPES D’ANALYSE ET DE DESIGN POUR LES CIRCUITSSYNCHRONES SANS ENTRÉES
• 6.5 ANALYSE DE CIRCUITS SYNCHRONES SANS ENTRÉES
• 6.6 DESIGN DE SÉQUENCEURS SYNCHRONES SANS ENTRÉES
• 6.7 TYPES DE COMPTEURS
• 6.8 REGISTRES À DÉCALAGE POUR LE DESIGN DE SÉQUENCEURSSYNCHRONES
• 6.9 UNITÉS CACHÉES
• 6.10 SÉQUENCE ARBITRAIRE OBTENUE AVEC UN COMPTEUR ET UNEMÉMOIRE
• PROBLÈMES RÉSOLUS
• EXERCICES
• 7 - Machine d’états synchrone
• L’AVENIR DES CIRCUITS LOGIQUES PASSE PAR LES « NANOTUBES DECARBONE » !
• 7.1 INTRODUCTION
• 7.2 MACHINE DE MEALY
• 7.3 ANALYSE ET DESIGN
• 7.4 ANALYSE DES CIRCUITS SYNCHRONES AVEC ENTRÉES EXTERNESPAR LA MÉTHODE DES VARIABLES CONDITIONNELLES
• 7.5 DESIGN DES CIRCUITS SYNCHRONES AVEC ENTRÉES EXTERNESPAR LA MÉTHODE DES VARIABLES CONDITIONNELLES
• 7.6 SYNTHÈSE AVEC MSI ET LSI
• 7.7 ANALYSE DE MACHINES À NOMBRE FINI D’ÉTATS AVECCOMPTEURS SYNCHRONES
• 7.8 CONCEPTION DE MACHINES À NOMBRE FINI D’ÉTATS AVECCOMPTEURS SYNCHRONES
• 7.9 MICROPROGRAMMATION
• PROBLÈMES RÉSOLUS
• EXERCICES
• Annexe
• Lexique
• Bibliographie
• RÉFÉRENCES
• Index